我学过模拟电路,但是全忘了。重新学习MOS管相关知识,大部分都是整理出来的而非原创。如有错误,请多指教!
首先是上一张图片
总之,MOS管的工作原理
NMOS的特性,Vgs大于一定值就会导通,适用于源极接地(低端驱动)的情况,只要栅极电压达到一定电压(如4V或10V,其他电压,见手册)。
PMOS特性,Vgs小于一定值就会开启,适合源极接VCC(高端驱动)的情况。然而,虽然PMOS可以方便地用作高端驱动器,但NMOS通常用于高端驱动器,因为它的导通电阻大,价格高,替代种类少。
用MOS管设计开关电源或电机驱动电路时,大多数人会考虑MOS的导通电阻、最大电压和最大电流,很多人只考虑这些因素。这样的电路可能行得通,但并不优秀,也不允许作为正式的产品设计。
1.MOS管的类型和结构
MOSFET晶体管是FET的一种(另一种是JFET),可以做成增强型或耗尽型,有P沟道或N沟道四种。然而,实际使用的只有增强型N沟道MOS晶体管和增强型P沟道MOS晶体管,所以NMOS或PMOS通常被称为这两种类型。
至于为什么不用耗尽型MOS管,不建议提问。
对于这两个增强型MOS晶体管,通常使用NMOS。原因是导通电阻小,容易制造。因此,在开关电源和电机驱动的应用中,一般采用NMOS。在下面的介绍中,主要使用NMOS。
MOS晶体管的三个管脚之间存在寄生电容,这不是我们所需要的,而是由于制造工艺的限制。寄生电容的存在使得驱动电路的设计或选择更加麻烦,但又没有办法避免,后面会详细介绍。
在MOS晶体管的原理图中可以看到,漏极和源极之间有一个寄生二极管。这个二极管称为体二极管,驱动感性负载(如电机和继电器)。这个二极管非常重要,用来保护电路。顺便说一下,体二极管只存在于单个MOS晶体管中,集成电路芯片中通常没有。
MOS管的正确使用
1三极管和MOS晶体管的基本特性
晶体管是一种电流控制器件,控制集电极电流随基极电流的变化而变化。有NPN三极管和PNP三极管,符号如下:
MOS晶体管是一种压控电流器件,利用栅极电压的变化来控制漏极电流的变化。有P沟道MOS晶体管(简称PMOS)和N沟道MOS晶体管(简称NMOS),符号如下(这里只讨论常用的增强型MOS晶体管):
l-align-center">
2 三极管和MOS管的正确应用
(1)NPN型三极管,适合射极接GND集电极接负载到VCC的情况。只要基极电压高于射极电压(此处为GND)0.7V,即发射结正偏(VBE为正),NPN型三极管即可开始导通。
基极用高电平驱动NPN型三极管导通(低电平时不导通);基极除限流电阻外,更优的设计是,接下拉电阻10-20k到GND;优点是,①使基极控制电平由高变低时,基极能够更快被拉低,NPN型三极管能够更快更可靠地截止;②系统刚上电时,基极是确定的低电平。
(2)PNP型三极管,适合射极接VCC集电极接负载到GND的情况。只要基极电压低于射极电压(此处为VCC)0.7V,即发射结反偏(VBE为负),PNP型三极管即可开始导通。
基极用低电平驱动PNP型三极管导通(高电平时不导通);基极除限流电阻外,更优的设计是,接上拉电阻10-20k到VCC;优点是,①使基极控制电平由低变高时,基极能够更快被拉高,PNP型三极管能够更快更可靠地截止;②系统刚上电时,基极是确定的高电平。
所以,如上所述
对NPN三极管来说,最优的设计是,负载R12接在集电极和VCC之间。不够周到的设计是,负载R12接在射极和GND之间。
对PNP三极管来说,最优的设计是,负载R14接在集电极和GND之间。不够周到的设计是,负载R14接在集电极和VCC之间。
这样,就可以避免负载的变化被耦合到控制端。从电流的方向可以明显看出。
(3)PMOS,适合源极接VCC漏极接负载到GND的情况。只要栅极电压低于源极电压(此处为VCC)超过Vth(即Vgs超过-Vth),PMOS即可开始导通。
栅极用低电平驱动PMOS导通(高电平时不导通);栅极除限流电阻外,更优的设计是,接上拉电阻10-20k到VCC,使栅极控制电平由低变高时,栅极能够更快被拉高,PMOS能够更快更可靠地截止。
(4)NMOS,适合源极接GND漏极接负载到VCC的情况。只要栅极电压高于源极电压(此处为GND)超过Vth(即Vgs超过Vth),NMOS即可开始导通。
栅极用高电平驱动NMOS导通(低电平时不导通);栅极除限流电阻外,更优的设计是,接下拉电阻10-20k到GND,使栅极控制电平由高变低时,栅极能够更快被拉低,NMOS能够更快更可靠地截止。
所以,如上所述
对PMOS来说,最优的设计是,负载R16接在漏极和GND之间。不够周到的设计是,负载R16接在源极和VCC之间。
对NMOS来说,最优的设计是,负载R18接在漏极和VCC之间。不够周到的设计是,负载R18接在源极和GND之间。
3 设计原则
为避免负载的变化被耦合到控制端(基极Ib或栅极Vgs)的精密逻辑器件(如MCU)中,负载应接在集电极或漏极。